232電平232電平或者說(shuō)串口電平，（RS232）得電平，采用負(fù)邏輯，
－15v ~ －3v 代表1
＋3v ~ ＋15v 代表0
RS485電平
RS485電平 和RS422電平 由于兩者均采用差分傳輸（平衡傳輸）的方式，所以他們的電平方式，一般有兩個(gè)引腳 A,B
發(fā)送端 AB間的電壓差
＋2 ～ ＋6v 1
－2 ～ －6v 0
接收端 AB間的電壓差
大于 ＋200mv 1
小于 －200mv 0
定義邏輯1為B>A的狀態(tài)
定義邏輯0為A>B的狀態(tài)
AB之間的電壓差不小于200mv
TTL電平
TTL：Transistor-Transistor Logic 三極管結(jié)構(gòu)。TTL電平輸入腳懸空時(shí)是內(nèi)部認(rèn)為是高電平。要下拉的話應(yīng)用1k以下電阻下拉。TTL輸出不能驅(qū)動(dòng)CMOS輸入。
5V TTL：
Vcc：5.0V；VOH>=2.4V；VOL<=0.5V；VIH >=2V；VIL <=0.8V。
3.3V LVTTL：
Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
2.5V LVTTL：
Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
CMOS電平：
CMOS：Complementary Metal Oxide Semiconductor（PMOS+NMOS）。相對(duì)TTL有了更大的噪聲容限，輸入阻抗遠(yuǎn)大于TTL輸入阻抗。
5.0V CMOS:
VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。
3.3V LVCMOS：
Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。
2.5V LVCMOS：
Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。
LVDS電平：
LVDS：Low Voltage Differential Signaling
差分對(duì)輸入輸出，內(nèi)部有一個(gè)恒流源3.5-4mA，在差分線上改變方向來(lái)表示0和1。通過(guò)外部的100歐匹配電阻(并在差分線上靠近接收端)轉(zhuǎn)換為±350mV的差分電平。
LVDS使用注意：可以達(dá)到600M以上，PCB要求較高，差分線要求嚴(yán)格等長(zhǎng)，差不超過(guò)10mil(0.25mm)。100歐電阻離接收端距離不能超過(guò)500mil，控制在300mil以?xún)?nèi)。
會(huì)員1.png)