2711-M3A19L1/A與MT對處理器性能的提升著程度上的不同。 但是會造成這樣的結(jié)果，其實2家IP廠商的研發(fā)概念上有很大的關(guān)連。由于MT技術(shù)著重于處理單元、內(nèi)存控制器的有效利用，在zui大程度上節(jié)省晶體管的使用，并且在此前提之下往上提升效能表現(xiàn)，這與MP架構(gòu)中，系統(tǒng)效能需求有多少，就復(fù)制多少個核心塞進(jìn)芯片中的浪費(fèi)作法*不同，MP可以取得較為全面的應(yīng)用廣度，但是稍嫌鋪張浪費(fèi)，相較之下，MT在成本與效能方面的平衡性表現(xiàn)要來得高明些。

許多人將MP與MT相提并論，而在某種程度上，這樣的比較其實并沒有太大意義，因為基本設(shè)計概念已經(jīng)天差地遠(yuǎn)，架構(gòu)上的采用自然無法一概而論。在技術(shù)上，為了實現(xiàn)硬件多重處理，兩者對于軟件*化的復(fù)雜度方面其實都同樣比單核心架構(gòu)要來得復(fù)雜許多，而為了要盡量避免處理單元與內(nèi)存控制器在資源分配上的沖突，MT架構(gòu)或許會來得更為復(fù)雜一些，但MP 架構(gòu)其實在某些程度上也會面臨同樣的問題（特別是共享高速緩存與內(nèi)存控制器的多核心架構(gòu)）。

不論是在指令層級，或是執(zhí)行緒層級的多任務(wù)，都與2711-M3A19L1/A傳統(tǒng)單核心單執(zhí)行緒的程序?qū)懽鞣绞脚c*化方法大異其趣。 一般的MT架構(gòu)設(shè)計方面，單一處理器核心在運(yùn)算的過程中，常會有內(nèi)存存取速度跟不上處理器頻率增加的問題，進(jìn)而導(dǎo)致高速緩存錯失（miss）時，形成執(zhí)行管線長時間閑置的狀況，我們都了解，1個2711-M3A19L1/A系統(tǒng)中的儲存單元，zui快速的要屬處理器中的緩存器，其次是L1高速緩存、L2快取記體，zui后則是主存儲器，其速度的差別可達(dá)數(shù)千倍以上，處理器要取得指令或數(shù)據(jù)時，必先從高速緩存中提取，儲存于緩存器中進(jìn)行運(yùn)算，zui終結(jié)果再回存到高速緩存，并在空閑時填回主存儲器，當(dāng)2711-M3A19L1/A處理器向高速緩存發(fā)出存取需求，卻發(fā)現(xiàn)所需要的數(shù)據(jù)不在高速緩存中，這是就必須花費(fèi)大筆的時間前往主存儲器尋找并讀取，這其間所浪費(fèi)的時間可能會高達(dá)數(shù)十個頻率周期，處理管線在等待數(shù)據(jù)*的時間，就形成了閑置狀態(tài)。 

SIEMENS SIMATIC,S7 1P 6ES7-133-0BL00-0XBO,6ES7-193-0CB10-0XA0

STEC, SEF-7140M-UC,MFC,MASS FLOW METER,1 SLM,N2O

YAMATAKE DISTRIBUTED I/O MODULE CHSM00 HD-CHSM00MB

UNIT UFC-8160 2 SLM MFC MASS FLOW CONTROLLER GAS:H2

UNIT UFC-8561 10 SLM MFC MASS FLOW CONTROLLER GAS:Ar

SHINAGAWA MODEL AK-30 VFF

HITACHI KOKUSAI ELECTRIC CCD CAMERA KP-M1AN

OMRON PLC DST1-MD16SL-1 lot of 2

DENSEI POWER SUPPLY BCV5080

TVB6004-1 QMC3,1281-001184-16,1208-001184-15 BOARD

NIDEC SHIMPO ABLE REDUCER GEARHEAD VRSF-S9C-400-SPT / RATIO 1:9

TECHNO DRIVE CO.,LTD KR-515M

ION SYSTEMS 5024e-CE CONTROLLER WORKING

MDC VACUUM,KAV-075-P,311072

LAMBDA ELECTRONICS MODEL LIS-3I-12 REGULATED POWER SUPPLY