TDS7054B

TDS7104B

TDS7154B

TDS7254B

TDS7404B

TDS7704B

輸入通道

4

4

4

4

4

4

硬件模擬帶寬（-3 dB）

500 MHz

1 GHz

1.5 GHz*

2.5 GHz*1

4 GHz*1

7.25 GHz*1 （典型值）
7 GHz*1（保證值）

上升時(shí)間10% 至90%（典型值）

800 ps

400 ps

200 ps

130 ps

100 ps

62 ps

上升時(shí)間20% 至80%（典型值）

135 ps

83 ps

72 ps

43 ps

DC 增益精度

1%

±（2% +（2% x 偏置））

±（2.5% +
（2% x 偏置））

硬件帶寬限制

250 MHz 或20 MHz

需用TCA-1 MEG

輸入耦合

AC, DC, GND

DC, GND

輸入阻抗

1MΩ± 0.5%或50Ω±1%

50Ω±2.5%

輸入靈敏度1MΩ

1 mV/div 至10 V/div

-

輸入靈敏度50Ω

1 mV/div 至1 V/div

2 mV/div 至1 V/div

垂直分辨率

8 位，（平均后>11 位）

8 位，（平均后>11 位)

zui大輸入電壓1 MΩ

±150 V CAT I，超過(guò)200 kHz —
時(shí)以20 dB/十進(jìn)位降低額定值至9 VRMS

-

偏置范圍

1 mV/div 至100 mV/div: ±1 V101 mV/div 至1 V/div: ±10 V1.01 V/div 至10 V/div: ±100 V

2 mV 至50 mV/div: ±0.5 V
50.5 mV 至99.5 mV: ±0.25 V
100 mV 至500 mV: ±5 V
505 mV 至1 V/div: ±2.5 V

相等垂直刻度設(shè)置上任意兩條通道間的隔

100 MHz 時(shí)為≥100:1，額定帶寬時(shí)為≥30:1

1.5 GHz 時(shí)為≥80:1，額定帶寬時(shí)為≥15:1