■40納米，低功耗FPGA引擎

• 自適應(yīng)邏輯模塊(ALM)提供業(yè)界的邏輯效率

• 八輸入可碎查找表(LUT)

• 存儲器邏輯陣列模塊(MLAB)，用于高效實(shí)現(xiàn)小型FIFO

■高達(dá)550 MHz的高性能數(shù)字信號處理(DSP)模塊

• 可配置為9 x 9位，12 x 12位，18 x 18位和36 x 36位全精度乘法器以及18 x 36位高精度乘法器

• 硬編碼的加法器，減法器，累加器和求和函數(shù)

• 與Altera 的MATLAB和DSP Builder軟件*集成的設(shè)計(jì)流程

■最大系統(tǒng)帶寬

• 多達(dá)24個基于全雙工時鐘數(shù)據(jù)恢復(fù)(CDR)的收發(fā)器，支持600 Mbps和6.375 Gbps之間的速率

• 專用電路可支持流行的串行協(xié)議的物理層功能，包括PCIe Gen1和PCIe Gen2，Gbps以太網(wǎng)，串行RapidIO®(SRIO)，公共公用無線接口(CPRI)，OBSAI，SD / HD / 3G / ASI串行數(shù)字接口(SDI)，XAUI和簡化XAUI (RXAUI)，HiGig / HiGig +，SATA /串行連接SCSI(SAS)，GPON，SerialLite II，光纖通道，SONET / SDH，因特拉肯，串行數(shù)據(jù)轉(zhuǎn)換器(JESD204)和SFI-5 。

■具有嵌入式硬IP模塊的完整PIPE協(xié)議解決方案，該模塊提供物理接口和媒體訪問控制(PHY / MAC)層，數(shù)據(jù)鏈路層和事務(wù)層功能

■針對高帶寬系統(tǒng)接口進(jìn)行了優(yōu)化

• 多達(dá)726個用戶I / O引腳排列在多達(dá)20個模塊化I / O bank中，這些模塊支持廣泛的單端和差分I / O標(biāo)準(zhǔn)

• 帶有串行器/解串器(SERDES)和動態(tài)相位對準(zhǔn)(DPA)電路的高速LVDS I / O支持，數(shù)據(jù)速率為150 Mbps至1.25 Gbps

■低功耗

• 建筑節(jié)能技術(shù)

• 3.125 Gbps時，典型的物理介質(zhì)附件(PMA)功耗為100 mW 。

• 集成到Quartus II開發(fā)軟件中的電源優(yōu)化

■先進(jìn)的可用性和安全性功能

• 并行和串行配置選項(xiàng)

• 具有針對單端I / O的自動校準(zhǔn)的片上串行(RS)和片上并行(RT)終端，以及用于差分I / O 的片上差分(RD)終端

• 256位高級加密標(biāo)準(zhǔn)(AES)編程文件加密，通過易失性和非易失性密鑰存儲選項(xiàng)提供設(shè)計(jì)安全性

• *的IP產(chǎn)品組合，用于處理，串行協(xié)議和內(nèi)存接口

• 具有高速夾層連接器(HSMC)的低成本，易于使用的開發(fā)套件

■模擬的LVDS輸出支持，數(shù)據(jù)速率高達(dá)1152 Mbps