集成電路工藝主要包括如下幾點內(nèi)容：圖形轉(zhuǎn)換，摻雜，制膜。

1. 圖形轉(zhuǎn)換：將設計在掩膜版上的圖形轉(zhuǎn)移到半導體晶片上，工藝主要包括光刻與刻蝕。 摻雜：根據(jù)設計需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等。
2. 工藝主要包括離子注入、退火和擴散。
3. 制膜：制作各種材料的薄膜，工藝主要包括氧化、CVD和PVD。

1.1 圖形轉(zhuǎn)換：光刻技術(shù)。

光刻三要素：光刻膠、掩膜版和光刻機。

光刻膠：又稱光致抗蝕劑，受到特定波長光線的作用后，導致其化學結(jié)構(gòu)發(fā)生變化，使光刻膠在某種特定溶液中的溶解特性改變。

正膠：曝光后可溶，分辨率高，在超大規(guī)模集成電路工藝中，一般只采用正膠。

負膠：曝光后不可溶，分辨率差，適用于加工線寬≥3us的線條。

幾種常見的光刻方法：

1. 接觸式光刻：分辨率較高，但是容易造成掩膜版和光刻膠膜損失。
2. 接近式曝光：在硅片和掩膜版之間有一個很小的間隙（10-25um）,可以大大減小膜版的損傷，分辨率較低。
3. 投影式曝光：利用透鏡或反射鏡將掩膜版上的圖形投影到襯底上的曝光方法，目前用的最多曝光方式。

超細線條光刻技術(shù)

1. 1：甚遠紫外線（EUV）
2. 2：電子束光刻:
3. 3：X射線
4. 離子束光刻

1.2 圖形轉(zhuǎn)換：刻蝕技術(shù)。

濕法刻蝕：利用液態(tài)化學試劑或溶液通過化學反應進行刻蝕的方法。

1. 1：應用：磨片、拋光、清洗和腐蝕。
2. 2：優(yōu)點：選擇性好、重復性好、生產(chǎn)率高、設備簡單、成本低:
3. 3：缺點：鉆蝕嚴重，對圖形的控制性差。

干法刻蝕：利用低壓放電產(chǎn)生的等離子體中的離子或游離基（處于激發(fā)態(tài)的分子、原子及各種原子基團等）與材料發(fā)生化學反應或通過轟擊等物理作用而達到刻蝕的目的。

1. 1：濺射與離子束刻蝕
2. 2：等離子刻蝕
3. 3：反應例子刻蝕

2. 摻雜：將需要的雜質(zhì)摻入特定的半導體區(qū)域中，以達到改變半導體電學性質(zhì)，形成PN結(jié)、電阻和歐姆接觸。磷或砷形成N型硅，硼形成P型硅。

2.1 擴散

1. 主要是III和V族元素
2. 一般要在很高的溫度（950-1280℃）進行
3. 磷、硼、砷在二氧化碳層中擴散系數(shù)均遠小于在硅中的擴散系數(shù)，可以利用氧化層作為雜質(zhì)擴散的掩蔽層。

2.2 離子注入：將具有很高能量的雜質(zhì)離子射入半導體襯底中的摻雜技術(shù)，摻雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定，摻雜濃度由注入雜質(zhì)離子的數(shù)目（劑量）決定。

1. 摻雜均勻性好；
2. 溫度低：小于600℃
3. 可精確控制雜質(zhì)分布
4. 可注入各種各樣元素
5. 橫向擴展比擴散小的多。
6. 可以對化合物半導體進行摻雜

2.3 退火，也叫熱處理，集成電路工藝中所有的在氮氣不活潑氣氛中進行的熱處理過程，稱為退火。退火方式有爐退火，快速退火。

1. 激活雜質(zhì)，使不在晶格位置上的離子運動到晶格位置，以便具有電活性，產(chǎn)生自由載流子，起到雜質(zhì)作用。
2. 消除損傷。

3.1 制模：氧化工藝

制備SiO2層：十分理想的電絕緣材料，化學性質(zhì)非常穩(wěn)定。常作為MOS器件的絕緣柵介質(zhì)，擴散時的掩蔽層，隔離介質(zhì)材料，電容器絕緣介質(zhì)材料，鈍化材料等。

SiO2制備方法：熱氧化法，化學氣相淀積法、熱分解淀積法、濺射法

3.2 制模：化學汽相淀積（CVD），通過氣態(tài)物質(zhì)的化學反應在襯底上淀積一層薄膜材料的過程。

方法：常壓化學汽相淀積；低壓化學汽相淀積；等離子增強化學汽相淀積。

舉例1：單晶硅的化學汽相淀積（外延）：一般，將在襯底上生產(chǎn)單晶材料的工藝叫做外延，生長有外延層的晶體片叫做外延片。

舉例2：二氧化硅的化學汽相淀積：可以作為金屬化時的介質(zhì)層，還可以作為離子注入或擴散的掩蔽膜。

3.3 制模：物理汽相淀積（PVD）

蒸發(fā)：真空系統(tǒng)中，金屬原子獲得足夠能量后，便可以脫離表面的束縛成為蒸汽原子，淀積在晶片上。

濺射：真空系統(tǒng)中充入惰性氣體，在高壓電場作用下，氣體放電形成的離子被強電場加速，轟擊靶材料，使靶原子逸出并被濺射到晶片上。