【儀表網(wǎng) 研發(fā)快訊】近日，華中科技大學(xué)集成電路學(xué)院葉大蔚課題組在固態(tài)電路領(lǐng)域國(guó)際期刊《IEEE 固態(tài)電路雜志》(IEEE Journal of Solid-State Circuits，簡(jiǎn)稱JSSC)上發(fā)表了題為“采用磁互阻技術(shù)的串聯(lián)諧振壓控振蕩器分析與設(shè)計(jì)”(Analysis and Design of a Series-Resonance VCO With Magnetic Mutual Resistance)的研究論文。成果曾首發(fā)于芯片設(shè)計(jì)領(lǐng)域會(huì)議2025 IEEE VLSI 技術(shù)研討會(huì)(2025 IEEE VLSI Symposium)，該工作發(fā)表后受到了學(xué)術(shù)界與工業(yè)界的廣泛關(guān)注，隨后受邀投稿至JSSC特刊用于以長(zhǎng)文形式詳述其核心理論、設(shè)計(jì)方法與實(shí)驗(yàn)驗(yàn)證, 目前順利獲得接收。這也是學(xué)院首個(gè)同時(shí)在VLSI和JSSC上進(jìn)行發(fā)表的工作。
 

　　毫米波頻段頻率生成的頻譜純度是5G及未來通信系統(tǒng)的技術(shù)難點(diǎn)。針對(duì)毫米波頻段壓控振蕩器(VCO)在低相位噪聲、低功耗及緊湊面積之間難以平衡的挑戰(zhàn)，論文提出基于磁互阻(MMR)的新型串聯(lián)諧振VCO(SR-VCO)架構(gòu)。傳統(tǒng)設(shè)計(jì)若想提高諧振腔阻抗以降低功耗，通常需要增加電感或電阻，但這會(huì)不可避免地?fù)p耗能量并降低Q值從而惡化相位噪聲。論文提出利用單變壓器的原邊和副邊耦合，通過控制電流之間 90° 的相位偏移，在諧振腔中產(chǎn)生兩個(gè)等效電阻(即MMR)。這種電阻是由磁耦合產(chǎn)生的，它既能顯著增強(qiáng)諧振腔的等效阻抗(從而降低核心電流和功耗)，又不會(huì)像實(shí)物電阻那樣產(chǎn)生熱噪聲并損耗Q值。
 

　　基于該原理設(shè)計(jì)的SR-VCO具有以下幾點(diǎn)優(yōu)勢(shì)：功耗降低， MMR增大了諧振腔阻抗，在不降低Q值的前提下，顯著降低了核心功耗，相較于傳統(tǒng)串聯(lián)諧振振蕩器降低約1個(gè)數(shù)量級(jí)。低相位噪聲，論文深入分析了磁互電阻對(duì)脈沖敏感函數(shù)(ISF)的影響，通過降低ISF幅度，MMR有效抑制了有源器件噪聲，實(shí)現(xiàn)了極低的相位噪聲性能，在27.78GHz頻率處達(dá)到了-120.09 dBc/Hz (@1MHz offset)，達(dá)到國(guó)際領(lǐng)先水平。高集成度，由于僅采用一個(gè)變壓器，該結(jié)構(gòu)相比于其他多核振蕩器面積顯著降低(僅0.06mm2)，同時(shí)達(dá)到相當(dāng)或者更優(yōu)的相位噪聲性能。
 

　　該成果獲得國(guó)自然面上項(xiàng)目和深圳市重大科技項(xiàng)目支持。論文第一作者為博士一年級(jí)學(xué)生陳路陽，通信作者為葉大蔚研究員。葉大蔚團(tuán)隊(duì)的研究方向涵蓋射頻/模擬前端、鎖相環(huán)、頻率生成電路及腦機(jī)接口電路等。陳路陽自2024年加入實(shí)驗(yàn)室以來，一直專注于毫米波頻率生成芯片設(shè)計(jì)方向，并于加入課題組一年內(nèi)，在芯片設(shè)計(jì)領(lǐng)域頂級(jí)會(huì)議2025 VLSI Symposium及期刊JSSC上分別發(fā)表1篇論文。