【儀表網(wǎng) 研發(fā)快訊】集成電路的發(fā)展是信息時代的基石。隨著摩爾定律逼近物理極限，業(yè)界對新一代半導(dǎo)體材料和器件的探索愈發(fā)迫切。近日，南京大學(xué)集成電路學(xué)院王欣然教授、李衛(wèi)勝副教授團(tuán)隊(duì)與合作者取得了一項(xiàng)里程碑式進(jìn)展。他們創(chuàng)新開發(fā)出銻晶體外延接觸技術(shù)，成功解決了二維半導(dǎo)體在亞20納米尺度下的高性能歐姆接觸難題，研制出關(guān)鍵尺寸逼近1納米節(jié)點(diǎn)要求的高性能晶體管，為集成電路邁入“埃米時代”提供了關(guān)鍵的器件解決方案。
 

　　挑戰(zhàn)：器件尺寸微縮的“攔路虎”
 

　　二維半導(dǎo)體材料，如二硫化鉬(MoS?)，因其僅有原子層的厚度和優(yōu)異的電學(xué)特性，被視為延續(xù)摩爾定律的理想候選材料。然而，要將其實(shí)用化并應(yīng)用于最先進(jìn)的集成電路，必須將晶體管的整體尺寸，特別是“接觸柵間距”(CGP)縮減至納米甚至亞納米尺度。根據(jù)國際路線圖，1納米節(jié)點(diǎn)要求晶體管的接觸長度小于20納米，同時接觸電阻必須低于一個極低的閾值。
 

　　當(dāng)前技術(shù)面臨的核心困境是：當(dāng)金屬電極與二維半導(dǎo)體的接觸長度縮短到20納米以下時，會出現(xiàn)嚴(yán)重的“電流擁擠效應(yīng)”，導(dǎo)致接觸電阻呈指數(shù)級飆升，成為制約器件性能與尺寸微縮的根本性瓶頸。
 

　　突破：原子級精度的“銻晶體”接觸
 

　　面對這一世界性難題，研究團(tuán)隊(duì)獨(dú)辟蹊徑，在前期研究基礎(chǔ)上，創(chuàng)新性地采用了分子束外延技術(shù)，在二硫化鉬上直接生長出高純度、單一取向的銻(Sb)單晶薄膜作為接觸電極。
 

　　與傳統(tǒng)的蒸鍍金屬電極相比，這項(xiàng)技術(shù)帶來了兩大革命性優(yōu)勢：
 

　　原子級銳利界面：分子束外延實(shí)現(xiàn)了銻晶體與二維半導(dǎo)體之間近乎完美的原子級結(jié)合界面，極大降低了載流子注入的勢壘。
 

　　超短傳輸長度：基于銻晶體獨(dú)特的軌道雜化增強(qiáng)接觸機(jī)制，載流子的有效注入長度(傳輸長度)被縮短至驚人的13納米。這意味著即使物理接觸長度做得很短，電流也能被高效、均勻地注入半導(dǎo)體溝道，從而從根本上抑制了電流擁擠效應(yīng)。
 

　　成果：滿足1納米節(jié)點(diǎn)要求的晶體管
 

　　利用這項(xiàng)突破性的接觸技術(shù)，團(tuán)隊(duì)成功制造出了接觸長度僅18納米、柵長17納米的二硫化鉬晶體管。測試結(jié)果表明，該器件在極低的電壓下實(shí)現(xiàn)了高驅(qū)動電流、極高的開關(guān)比和極低的關(guān)態(tài)漏電，所有關(guān)鍵性能指標(biāo)均滿足國際器件與系統(tǒng)路線圖對1納米技術(shù)節(jié)點(diǎn)的嚴(yán)苛要求。
 

　　更重要的是，技術(shù)演示了良好的均一性與重復(fù)性，展現(xiàn)了其從實(shí)驗(yàn)室走向未來晶圓制造的潛力。器件仿真進(jìn)一步證實(shí)，該技術(shù)有能力支撐晶體管尺寸繼續(xù)微縮至亞1納米節(jié)點(diǎn)。
 

　　意義：為“后硅時代”集成電路開辟道路
 

　　這項(xiàng)發(fā)表于《自然·電子學(xué)》的成果，其意義不僅在于實(shí)現(xiàn)了一個高性能晶體管。它更重要的意義在于，為二維半導(dǎo)體這一極具前景的材料體系掃清了通往最先進(jìn)集成電路應(yīng)用的最大障礙之一——超短溝道下的接觸問題。
 

　　它向業(yè)界證明，二維半導(dǎo)體有能力承載起延續(xù)摩爾定律的重任，為芯片性能的持續(xù)提升和功耗的持續(xù)降低提供了切實(shí)可行的新路徑。隨著相關(guān)技術(shù)的進(jìn)一步成熟，我們有望在未來的人工智能、移動計(jì)算等需要極高能效比的領(lǐng)域，看到基于此類新原理器件的芯片誕生。