【儀表網(wǎng) 研發(fā)快訊】近日，南方科技大學(xué)深港微電子學(xué)院林龍揚(yáng)課題組在非易失存算一體芯片領(lǐng)域取得重要研究進(jìn)展，提出并流片驗(yàn)證了首個(gè)精度無損、全并行的數(shù)字式非易失存算一體芯片，系統(tǒng)性解決了傳統(tǒng)模擬式存算一體芯片在計(jì)算精度、可擴(kuò)展性與魯棒性上的瓶頸。相關(guān)成果以“A lossless and fully parallel spintronic compute in memory macro for artificial intelligence chips”為題在學(xué)術(shù)期刊Nature Electronics在線發(fā)布。
 

　　人工智能芯片的性能正日益受到傳統(tǒng)馮·諾依曼架構(gòu)中“存算分離”模式的制約，頻繁的數(shù)據(jù)搬運(yùn)會(huì)造成高能耗與高延遲。非易失存算一體(nvCIM)架構(gòu)將矩陣向量乘法(MVM)直接嵌入存儲(chǔ)單元執(zhí)行，能夠顯著降低數(shù)據(jù)移動(dòng)的開銷，為突破這一瓶頸提供了可行路徑。然而，當(dāng)前主流的模擬式nvCIM 架構(gòu)存在計(jì)算精度受限、工藝電壓溫度波動(dòng)影響大、可擴(kuò)展性差等問題。此外，在先進(jìn)制程下，模擬電路中數(shù)模/模數(shù)轉(zhuǎn)換器的設(shè)計(jì)也面臨精度降低、面積與功耗開銷增大等挑戰(zhàn)，限制了系統(tǒng)的可擴(kuò)展性與魯棒性。這些制約因素使得模擬式nvCIM難以勝任物理信息神經(jīng)網(wǎng)絡(luò)(PINN)等對(duì)計(jì)算精度和可靠性要求嚴(yán)苛的人工智能驅(qū)動(dòng)科學(xué)(AI for Science)研究任務(wù)。因此，如何在非易失存儲(chǔ)上實(shí)現(xiàn)兼具高能效、高通量、全精度數(shù)字式計(jì)算，已成為該領(lǐng)域亟待突破的核心難題。
 

圖1. 基于非易失存儲(chǔ)的數(shù)字存算一體(nvDCIM)芯片的動(dòng)機(jī)與概述
 

　　針對(duì)上述挑戰(zhàn)，研究團(tuán)隊(duì)基于40納米CMOS及STT-MRAM工藝，成功設(shè)計(jì)并流片驗(yàn)證了一款64kb非易失數(shù)字式存算一體(nvDCIM, non-volatile Digital Compute-in-Memory)芯片(圖1)。該芯片在存儲(chǔ)單元、電路與算法三個(gè)層面實(shí)現(xiàn)了系統(tǒng)性創(chuàng)新：
 

圖2. 單元內(nèi)乘法與數(shù)字化
 

　　在存儲(chǔ)單元層面，研究團(tuán)隊(duì)提出“單元內(nèi)乘法與數(shù)字化”(IBMD，In-Bitcell Multiplication and Digitization)(圖2)，在STT-MRAM位單元中實(shí)現(xiàn)單比特輸入與存儲(chǔ)權(quán)重的乘法運(yùn)算，并直接輸出數(shù)字化結(jié)果，等效實(shí)現(xiàn)數(shù)字“與”邏輯。該設(shè)計(jì)從源頭避免使用模擬式nvCIM中常見的數(shù)模/模數(shù)轉(zhuǎn)換器，有效提升了系統(tǒng)的魯棒性與可擴(kuò)展性。
 

圖3. 芯片電路架構(gòu)
 

　　在電路層面，研究團(tuán)隊(duì)實(shí)現(xiàn)了全精度加法樹與精度可重構(gòu)累加器(圖3)，支持4/8/12/16比特多種精度配置的輸入與權(quán)重，實(shí)現(xiàn)了全并行、精度無損的MVM，在保證計(jì)算精度的同時(shí)大幅提升吞吐率。
 

圖4. 翻轉(zhuǎn)率感知訓(xùn)練方法
 

　　在算法層面，團(tuán)隊(duì)提出翻轉(zhuǎn)率感知訓(xùn)練方法(Toggle-rate-aware Training)(圖4)，通過將存算一體陣列輸入信號(hào)的比特翻轉(zhuǎn)率作為正則項(xiàng)，融入神經(jīng)網(wǎng)絡(luò)損失函數(shù)中進(jìn)行聯(lián)合優(yōu)化。該算法在不降低模型任務(wù)精度的前提下，顯著降低了芯片在執(zhí)行推理過程中的動(dòng)態(tài)功耗，實(shí)現(xiàn)了軟件與硬件協(xié)同優(yōu)化能效的目標(biāo)。
 

　　該研究展現(xiàn)了nvDCIM架構(gòu)在實(shí)現(xiàn)高吞吐、高能效、無損數(shù)字式計(jì)算方面的綜合潛力，為下一代高能效AI芯片提供了一條可靠路徑。IBMD單元設(shè)計(jì)不僅成功在STT-MRAM中實(shí)現(xiàn)了高速數(shù)字邏輯運(yùn)算，還可進(jìn)一步推廣至其他阻性非易失存儲(chǔ)技術(shù)，拓寬nvDCIM的技術(shù)路線與應(yīng)用場(chǎng)景。未來，團(tuán)隊(duì)將繼續(xù)優(yōu)化電路設(shè)計(jì)與芯片架構(gòu)，推動(dòng)存算一體芯片向更大容量發(fā)展，并探索在復(fù)雜AI系統(tǒng)中的集成應(yīng)用。通過軟硬件協(xié)同優(yōu)化策略，該技術(shù)有望為打破“內(nèi)存墻”、推動(dòng)邊緣與云端智能設(shè)備的高效能部署奠定堅(jiān)實(shí)基礎(chǔ)。
 

　　該研究由南方科技大學(xué)聯(lián)合西安交通大學(xué)等單位共同完成，南方科技大學(xué)為論文第一單位和通訊單位。南方科技大學(xué)林龍揚(yáng)助理教授、西安交通大學(xué)閔泰教授為論文通訊作者。南方科技大學(xué)林龍揚(yáng)課題組2024級(jí)博士研究生李瑚淼(南科大2018級(jí)本科畢業(yè)生，2022級(jí)碩士研究生)為論文第一作者。本研究獲國家重點(diǎn)研發(fā)計(jì)劃、國家自然科學(xué)基金、深圳市高等院校穩(wěn)定支持計(jì)劃等項(xiàng)目資助。